Anbieter zum Thema
Geringerer Platzbedarf auf der Leiterplatte
Die Master-Lösung vereint als weltweit erster Zweikanal Single-Chipbaustein einen kompletten Zweikanal Master-Transceiver mit einem auf einem 78K0R CPU-Kern laufenden Master-Softwarestack. Damit lässt sich der Platzbedarf auf der Leiterplatte erheblich verringern. Dieses Konzept ermöglicht eine skalierbare Lösung mit bis zu 32 Kanälen, wenn man mehrere IO-Link Master-Chips über ein einziges SPI-basiertes Summenprotokoll miteinander kombiniert. Alternativ können Systementwickler einen Upper-Layer-Baustein über das UART-Protokoll anschließen. Der entscheidende Vorteil für den Systementwickler ist die Entlastung der mit dem Master verbundenen Stack-Funktionen durch einen zentralen Controller, der normalerweise die Anwendungssoftware, zum Beispiel eines I/O-Moduls oder einer I/O-Box sowie im Uplink-Protokoll etwa für Profinet oder Ethernet IP, ausführt.
Master-Stack unterstützt IO-Link Version 1.1
Der Master-Stack wird gegenwärtig von TMG Karlsruhe entwickelt und unterstützt IO-Link Version 1.1. Alternativ können Systementwickler auch ihre eigenen Software-Stacks entwickeln und warten. Der Transceiver integriert wichtige Analogkomponenten, mit denen Systementwickler den Einsatz zusätzlicher externer Komponenten vermeiden und ein komplettes IO-Link Master-Produkt zu günstigen Kosten realisieren können.
Zur Unterstützung für Systementwickler, die die IO-Link Single-Chip-Lösung einsetzen, bietet Renesas ein umfassendes Entwicklungs-Kit zu günstigeren Kosten als die meisten anderen Kits auf dem Markt.
Muster der neuen Single-Chip IO-Link Master-Lösung von Renesas Electronics werden voraussichtlich im ersten Quartal des Geschäftsjahres 2011 erhältlich sein. Die Serienfertigung der neuen Bausteine ist für das dritte Quartal des Geschäftsjahres 2011 geplant.
(ID:368698)