So lässt sich TSN mit verfügbaren Standardbauteilen nutzen

Anbieter zum Thema

Micro-Epsilon Messtechnik GmbH & Co. KG

compmall GmbH

SMC Deutschland GmbH

Renesas Electronics Europe GmbH

TSN-Technologie für ein Automatisierungssystem

Die Anforderungen an die Netzwerkelemente, insbesondere Endknoten und Switches, unterscheiden sich abhängig von ihrer Funktion und Anordnung im Netz. Die Netzwerkschnittstelle einer PLC oder eines Computers in der Edge muss leistungsfähiger sein als die eines einfachen Feldgeräts. Ebenso müssen Switches auf dieser Ebene eine wesentlich höhere Netzlast bewältigen als ihre Artgenossen in einer Linie am unteren Ende der Feldebene. Dies schlägt sich auf die Minimalanforderungen an die entsprechenden Komponenten nieder, sodass speziell im Bereich einfacher Feldkomponenten mit nur zwei externen Ethernet-Ports vereinfachte Lösungen für Linien- oder Ringtopologien möglich werden.

Die Familie der TSN-Substandards bietet zwei wesentliche Methoden für zeitlich deterministische Übertragung an: Priorisierung und Frame Pre-emption (asynchron) sowie zeitgesteuerte Übertragung in reservierten Zeitfenstern (TDMA-Verfahren, synchron). Beide lassen sich auch kombiniert einsetzen.

In der Industrieautomatisierung steht derzeit in Bezug auf harte Echtzeit über TSN die zeitgesteuerte Übertragung im Vordergrund. Dieses Prinzip hat sich bereits bei etablierten Standards wie Profinet IRT, Sercos III, Ethercat oder Powerlink bewährt.

Der TSN-Standard IEEE802.1Qbv erweitert und verallgemeinert die bisherigen proprietären Mechanismen, um ihren Anwendungsbereich zu erweitern und eine Koexistenz unterschiedlicher Echtzeitsysteme in einer gemeinsamen Netzwerkdomain ohne gegenseitige Beeinflussung zu ermöglichen. Das zeitgesteuerte Senden nach Qbv vermeidet unerwünschte Kollisionen zwischen unterschiedlichen Datenströmen, die den Switch an einem gemeinsamen Port verlassen. Handelt es sich bei der betrachteten Komponente lediglich um einen Endknoten mit einem einzigen Ethernet Port, d. h. ohne integrierte Switchfunktionalität zur Durchleitung, so reicht schon die ausreichend genaue Kontrolle des Sendezeitpunkts einzelner Ethernet Frames für die Teilnahme an einer zeitgesteuerten TSN-Kommunikation aus.

Eine akkurate Zeitsynchronisation aller teilnehmenden Netzkomponenten mit Submikrosekunden-Genauigkeit ist die notwendige Voraussetzung für den effektiven Einsatz der zeitgesteuerten Übertragung. Die etablierten Verfahren nach IEEE1588 bzw. IEEE802.1AS stellen dieselben Anforderungen an die Hardware. Entsprechende Bausteine müssen über einen PTP-Hardwaretimer verfügen, von dem Zeitstempel beim Senden und Empfangen der Zeitsynchronisationsnachrichten abgeleitet werden. Frequenz und Phase des PTP-Timers müssen sich durch die Zeitsynchronisation nachregeln lassen.

TSN in bestehenden Bausteinen

Einige aktuell verfügbare Halbleiterbausteine, wie die der Renesas RZ/N1-Familie, bieten bereits Mechanismen wie die hochgenaue Zeitsynchronisation sowie zeitgesteuerte Übertragung im TDMA-Verfahren.

Für TSN ist das neue IEEE 802.1AS-Rev-Protokoll vorgesehen, das auf IEEE 1588 fußt und keine zusätzlichen Ansprüche an die Hardware stellt. Heute wird alternativ sein Vorläufer IEEE 802.1AS oder das bisherige IEEE 1588 eingesetzt. Die Unterschiede in der Umsetzung der beiden liegen ausschließlich in den Softwareschichten.

Das TDMA-Verfahren wurde als Erweiterung der Qav-Spezifikation ebenfalls schon in verfügbaren Chips umgesetzt. Hierbei wird die Klassifikation der Ethernet-Frames nach Qav verwendet, um sie einzelnen Zeitschlitzen innerhalb eines Übertragungszyklus zuzuordnen. Dieser Mechanismus ist der Vorläufer des TSN-Substandards Qbv. Ein Chip mit 1588/.1AS-Unterstützung und Qav+TDMA ist geeignet, um eine vereinfachte Qbv-TSN-Funktionalität zu realisieren. Hierdurch werden die Vorteile der TSN-Technologie auf Feldebene sowohl in einfachen Endknoten für Sternverdrahtung als auch für Linien- oder Ringtopologien sowie Mischformen nutzbar.

Bild 2 zeigt den Aufbau der TDMA-Funktion in den RZ/N1-Bausteinen. Am oberen Ende werden die einkommenden Ethernet-Frames durch die Forwarding Engine an ihre Zielports weitergeleitet. Dort wird jeder Frame nach einstellbaren Kriterien klassifiziert und in eine der vier Ausgangswarteschlagen (Queues) eingestellt. Der gPTP-Hardware-Timer wird auf die Netzwerkzeit der TSN-Domäne synchronisiert. Von ihm leiten sich alle Zeitschlitze des TDMA-Mechanismus ab. Die Zeitschlitze, deren Länge sich individuell konfigurieren lässt, werden zentral für alle Ethernet-Ports des Bausteins in einer Gate-Control-Liste mit vier Einträgen beschrieben. In jedem Zeitschlitz lassen sich über eine Bitmaske gesteuert beliebige Queues der Ausgangsports öffnen. In diesem Zusammenhang bedeutet „geöffnet“, dass Ethernet-Frames, die sich in einer Queue befinden, über die Prioritätssteuerung an den MAC und damit auf das Kabel gelangen können. Die Prioritätssteuerung wählt stets den Ethernet-Frame der am höchsten priorisierten, geöffneten Queue zur Weiterleitung aus. Ethernet Frames, die sich in einer „geschlossenen“ Queue befinden, werden hingegen in dem betreffenden Zeitschlitz nicht weitergeleitet.

Die Unterschiede zu einer Qbv-fähigen Hardware bestehen hauptsächlich in der Anzahl unterschiedlicher Queues und Zeitschlitze, also der Diversifizierung bei der Behandlung einzelner Ethernet Frames.

Tabelle 1 zeigt eine detaillierte Gegenüberstellung. Chips der Renesas RZ/N1-Familie unterstützen beispielsweise vier Queues und vier Zeitschlitze. Zum Vergleich: Der TSN-Standard Qbv definiert acht Queues und lässt die Anzahl der Zeitschlitze offen. Außerdem besitzt ein Switch nach dem Qbv-Standard zwar einen zentralen gPTP-Timer, die Gate-Control-Liste ist jedoch portspezifisch, so dass jeder Port des Switches einen individuellen Zeitplan erhalten kann.

Bei einem Feldgerät mit einzelnem Ethernet-Port sowie Feldgeräten in einer einfachen Linien- oder Ringtopologie unter Nutzung des Embedded-Switches sind die oben genannten Einschränkungen oft akzeptabel. Es müssen nur wenige verschiedene Echtzeit-Streams übertragen werden und der Übertragungszeitplan ist für sämtliche Ports identisch, um einen ungehinderten Durchfluss der Ethernet Frames durch die Komponente und damit durch die Linie oder den Ring zu ermöglichen. Das folgende TSN-Anwendungsbeispiel verdeutlicht dies.

(ID:45334870)